DOUBLE INTEGRATION TYPE ANALOGGDIGITAL CONVERTER

Publication number: JP55039455 (A)

Publication date:

1980-03-19

Inventor(s):

NAKAMOTO AKIRA

Applicant(s):

KUBOTA LTD

Classification:

- international:

H03M1/10; H03M1/52; H03M1/10; H03M1/50; (IPC1-7): H03K13/02; H03K13/20

- European:


Application number: JP19780113141 19780913 Priority number(s): JP19780113141 19780913

Abstract of JP 55039455 (A)

PURPOSE:To use only one-series counter as well as to realize the scaling switching by forming a series part through the serial connection of the decimal counter group, the setting part, the gate part

and the decimal counter each.

CONSTITUTION: Clock signal CK1 is prepared along with clock signal CK2 containing the integerfold pulses within its one cycle. And counter parts 7-10, 12, 13 and 16, which can count signals CK1 and CK2, are provided. Thus integration value of the input unknown voltage 5 is memorized 31-34 when signal CK1 is counted up to the prescribed amount, and at the same time the count value of part 7 is reset. Then the memory integral value is integrated toward zero by reference voltage 6, and also signal CK2 is counted at the counter part. And the count value of the counter parts is memorized in memory circuits 31-34 when the memory integral value reaches zero.; The counter part is reset when the full count value is counted in proportion to the pulse number of CK1. As a result, only one series of counters suffices to realize the scaling switch.



Data supplied from the esp@cenet database — Worldwide

(19) 日本国特許庁 (JP)

⑩特許出願公開

⑩ 公開特許公報 (A)

昭55-39455

⑤Int. Cl.³ H 03 K 13/20 13/02 識別記号

庁内整理番号 7125—5 J 7125—5 J 43公開 昭和55年(1980)3月19日

発明の数 1 審査請求 未請求

(全 6 頁)

匈二重積分型アナログ・デジタル変換器

願 昭53-113141

②出 願 昭53(1978) 9 月13日

⑫発 明 者 中本昭

20特

八尾市神武町2番35号久保田鉄

工株式会社久宝寺工場内

⑪出 願 人 久保田鉄工株式会社

大阪市浪速区船出町2丁目22番

抽

個代 理 人 弁理士 森本義弘

剪 組 權

·1. 発明の名称

二重積分型アナログ・デジタル変換器

2. 特許請求の範囲

第1のクロック信号と該第1のクロック信 号の一周期内に該第1のクロック信号の整数倍 のパルスをもった第2のクロック信号とを有し、 旗 1 のクロック信号および 第 2 のクロック信号 を計数可能なカウンタ部を設け、設カウンタ部 により第1のクロック信号を所定設定数計数し た時に入力未知電圧の積分値を記憶すると共に 前記カウンタ部の計数値をリセットし、次に前 記記憶積分値を基準電圧でゼロに向って積分す ると共に、前記カウンタ部により第2のクロッ ク信号を計数し、前配配憶積分値がゼロに達し た時に前記カウンタ部の計数値を記憶回路で記 憧し、第1のクロック信号のパルス数に比例し、 **空時間内にある第2のクロック信号数を計数し** た時に前記カウンタ部をリセットするように構 成したことを特徴とする二重積分型アナログ・

デジタル変換器。

3. 発明の詳細な説明

本発明はアナログ量の入力未知電圧をそれに比例したデジタル量に変換するアナログ・デジタル変換器の1つである二重積分型アナログ・デジタル変換器に関する。

従来の二重積分型アナログ・デジタル変換器は第1回に示すようにクロック信号(CK)を計数してオートゼロ期間(ti)、入力未知電圧積分期間(tz)を非で、入力未知電圧積分期間(tz)を非で、大力・ロックに対した、基準電圧積分の開始から積分器(2)の出力がゼロに達するまでの期間の前配クロック信号(CK)を計数する表示用カウンタ(4)との2系列のカウンタを計数する表示用カウンタ(4)との2系列のカウンタを計数する表示用カウンタ(4)との2系列のカウンタを計数する表示用カウンタ(1)はスイッチ(SW1)(SW1)をオン状態にして積分器(2)を構成する演算増幅器(OP1)をオンパレータ(3)を構成する演算増幅器(OP2)で開ループを作り、それぞれのオフセットをコンデンサ(C)に充電し、それぞれのオフセットをコンデンサ(C)に充電し、

(1)

特開昭55 - 39455(2)

入力未知電圧積分期間(ち)と基準電圧積分期間。 (ち) にかいては前配スイッチ(BWi)(BWi) をオフ状 盤とすると共にスイッチ(BM)(BM) によって積分 器(2)の入力を入力未知電圧印加端子(5)と入力未知 電圧(Vin)と逆框性の一定電圧(-Vref)を出力する 基準電圧発生部(8)とに順次接続し、前記コンデン サ(C1) に書えられたオフセットを差引いてA-D 変換を行い、前配期間(な) 完了後は再びオートゼ ロ期間(ty) に移るようにコントロールカウンタ(1) が制御する。更に表示用カウンダ(4)のスケーリン グを切換えるには、敵カウンタ(4)へのクロック信 号数をまびく(例えば、5クロック入力されたと き1クロックが出力される)回路を増設し、例え ば基準フルカウント値 10000 のアナログ・デジタ ル変換器[以下A-DcoV.と称十]において 片の まびき回路を設けてフルカウント値 2000(分解能 2000) に変更したり、また%のまびき回路を設け てフルカウント値 4000 (分解能 2000)に変更した りしていた。そのため多系列のカウンタ国路を必 要とし、構成が複雑なものであった。

1

(3)

10 進カウンタ(9)の出力端子(0)の信号と第1の散 定部四の出力(4)の信号を択一的に出力する。よっ て 10 進カウンタ(7)~(4)と第1 の設定部(4)とゲート 部はも1進カウンタはとは直列接続されて1系列 のカウンタ部を構成している。また団は単安定マ ルチパイプレータで、1系列のカウンタ部の最上 位桁の信号(MSB)としてのD型フリップフロップ 明のQ出力が"E" に反転したタイミングにトリガ され、カウンタ部前段としての 10 進カウンタ(7)~ Wの内容を一旦クリアするように作用するクリア 信号(CL_i)を出力する。第4回は前記1系列のカ ウンタ部への入力信号発生部を示し、傾傾は第1、 第2の発振器で、それぞれ第5図(4)(りに示すよう に約 12KHZ~ 13KHZ の繰返し信号(41) と約 1 MHZの 練返し信号(な)を出力する。例はJ-Kマスタ・ スレープフリップフロップ側とインパータ四とか ら構成されるフリップフロップで、第2の発振器 (B) の出力信号(Cp) をクロック信号(Cp) とし、第1 のクロック信号(CEA)として信号(fg)に同期した 繰返し信号(ピ)を出力する。232は前記D型フリッ

そこで本発明は一系列のカウンタで済み、かつ スケーリングを切換えることができる変換器を提供するものである。

以下本祭明の一実施例を図面に基づいて説明す る。(7)~(10)はそれぞれ1-2-4-8、コードの出力 端子(A)(B)(C)(D)(第7図]とクリア端子(CL)を有す る 10 進カウンタで最大計数値 "9999" のカウンタ 部前段を構成する。四は第1の設定部で、102の 位の 10 進カウンタ(8)の出力端子(D)の信号と 10 の 位の10進カウンタ側の出力雄子(A)(B)(C)(D)の信号と を入力し、該出力(f)にはスイッチ(8W10)(8W20)(8W50) をそれぞれ択一的に選択することによって、カウ ンタ部前段への入力信号数が1000 パルス毎、2000 パルス毎、 5000 パルス毎に論理レベル ^{"H"} から "L" に反転する。14は2つのD型フリップフロッ プ似的が直列接続されて成るカウンタ郵後段とし ての4進カウンタ、触は第1の設定部時と4進カ ウンタはの間に直列に介装されたゲート部で、D 涸フリップフロップ(Missiのうち後段のD型フリッ プフロップ(4)の 引出力と Q 出力を制御信号として、

(4)

プフロップ(M)の出力信号(MBB)を制御信号として J-Kマスタ・スレープフリップフロップ別の出 力をオンーオフ制御するアンドゲート、24は第2 の設定部で、クリア端子(CL)を有し、かつアンド ゲート四の出力信号をクロック信号(Cp)とするD 型フリップフロップ四と、数り型フリップフロッ プ師の引出力を制御信号として前配繰返し信号 (仁) の通過をオンーオフ制御するアンドゲート図 と、D型フリップフロップMのQ出力が L 化た る度に内容がクリアされてンドゲート図を涌過し た第2のクロック信号(CK)としての繰返し信号 (与)を計数する10進カウンタ間と、該10進カウ ンタ切とD型フリップフロップ級のクリア端子 (CL)との間に介装され、スイッチ(BWin)(BWin)(SWin) とを択一的に選択することによってアンドゲート **畑を通過した繰返し信号(な) のパルス数が1 パル** ス、2パルス、5パルスのタイミングにそれぞれ D型フリップフロップ踏をクリアし、アンドゲー ト网を強制的にオブ状態とする一致検出部図と、 前配4進カウンタはの出力信号(MBB)を制御信号

特別部55~ 39455(3)

とし繰返し信号(な)の通過をオンーオフ制御する アンドゲート四とから構成され、オアゲート倒を 介してアンドゲート28829の出力が10進カウンタ(7) の入力に加えられる。第6图(4)(4)(4)はそれぞれ繰 返し信号(ti)と、スイッチ(BW₂₀)(BW₅₀)をそれぞれ 択一的に選択した場合のアンドゲート図出力の第 2のクロック信号(CKL)との関係を示す。また第 3 図において(31)~例は記憶を命令されたタイミン グにそれぞれ 10 進カウンタ(1)~瞬の内容をラッチ するラッチ回路で、ラッチ回路側~鍋の内容はデ コーダドライバ側~間を介して表示器似~似によ ってデジタル表示される。個は制御部でカウンタ 部後段のD型フリップフロップは何のそれぞれの Q出力、Q出力とコンパレータ(OP2)のゼロクロ ス検出信号(BZ)および前配繰返し信号(fi)を入力 し、横分器(2)の入力回路とオートゼロ回路のスイ ッチ(SW₁)(SW₂)(SW₃)(SW₄)の制御用信号かよびラッ チ回路(31)~(34)に配憶を命令するラッチ信号(LIT)を 出力する。

. .:

次に第8回に基づいて動作を説明する。電源投

(7)

て入力積分期間(t₂) に移る。入力積分期間(t₂) に移ると積分器(2)は入力未知電圧(Vin)の積分を開始する。カウンタ部前段が第1のクロック信号(CE₁)を更に 1000 パルス計数し、計数値が "2000 "に達すると 10"の位の 10 進カウンタ(8) の出力端子(D) が再び "H" から "L" に反転し、 4 進カウンタ(8)にクロックパルスを入力する。そのため前段の D 型フリップフロップ(4)の Q 出力が "H" に反転しかつ後段の D 型フリップフロップ(4)の Q 出力が "H" に反転する。

制御部網はこれによって入力積分期間(ち)の終了(基準電圧積分期間(ち)の開始」を検出し、スイッチ(BN)に代ってスイッチ(BN)をオン状態として入力未知電圧(Vin)の積分値を配億した積分器(2)の入力を基準電圧発生部(6)に接続し、ゼロに向って積分を開始する。またこれと共に信号(MBB)に代って信号(MBB)が「H」に反転するため、単安定マルチバイブレータ(ががクリア信号(CL)を出力し、10進カウンタ(7)~(10)の内容を一旦クリアする。ここで、第1、第2の設定部的図においてそれぞ

入後各フリップフロップは一旦リセットされ、動 作開始のタイミング(Ti) にないて一系列のカウン タ部の最上位桁信号(MSB) [第8図(c)]は"L"(MBB は "H") の状態にある。そのため入力信号発生部 241のアンドゲート(28)(28)のうちアンドゲート(29)がオ ン状態となり、オアゲート細を介してカウンタ部 前段の 1(j 准カウンタ(7) 化第1のクロック信号(CK1) としての繰返し信号(ち)を出力する〔第2図の区 間(t1)~(t2)]oとの時制御部(は資算増幅器 (OP₁)(OP₂) のオフセット等を検出するためスイッ チ(8W₁)(8W₂)をオン状態としてオートゼロ期間(t_i) にしている。カウンタ部前段が第1のクロック信 号(CK)を1000パルス計数すると、1000位の10 進カウンタ(M)の出力端子(D)が "E" から "L" に反転 し、ゲート部傾のアンドゲート(474)。ノアゲート (48)を介してカウンタ部前段のD型フリップフロッ プ44をセットする。これによってD型フリップフ ロップ(4のQ出力は"出"に反転し、制御部(4)はオ ートゼロ期間(ta)の終了を検出して、スイッチ (8W1)(8W1) に代ってスイッチ(8W1) をオン状態とし

(8)

れスイッチ(8Wio)(8Wio) が選択されていたと仮定す ると、入力信号発生部の10進カウンタ間の内容が "1"となったタイミングにナンドゲート(4)の入力 何が全て H に反転し、スイッチ(BWg)を介して D型フリップフロップ(4)をリセットし、第2のク ロック信号(CK2)として第1のクロック信号(CK1) の一周期内に繰返し信号(な)の1つのパルスだけ を第1のクロック信号(CKI) に代ってカウンタ部 前段に出力する。カウンタ部前段が鞍第2のクロ ック信号(CK)を1000パルス計数する度に、スイ ッチ(BW10)とアンドゲート(47b)およびノアゲート (4)を介して、4 進カウンタ(3)にクロック何号(Cp) を出力し、終2のクロック信号(CK)を 2000 パル ス計数したタイミングに、後段のD型フリップフ ロップ個のQ出力が"H"から"L"に反転し、基準 電圧積分期間を終了する。なお、コンパレータ(3) がゼロクロスを検出するタイミング(Ta) は第2の クロック信号(CK))を 2000 パルス計数する(T₃)以 前のタイミングとなるよりに基準電圧の大きさ、 入力未知電圧の大きさ、入力未知電圧積分期間

特띦昭55-39455(4)

(な) が決められているため、制御部級はコンパレ ータ(3)が積分器(2)出力のゼロクロスを検出すると その直後の第1のクロック信号(CKI)のタイミン グ(Ta) (第8図(f))から△t:だけ遅れてラッチ信 号(LT)を出力し、ラッチ回路30~34はそのタイミ ングのカウンタ部前壁の内容を配憶し、表示器(4) ~44がこれをデジタル表示する。よってスイッチ (SW₁₀)(SW₁₀) を選択した場合にはデジタル変換量と してのフルカウント値が「2000」となる。このフ ルカウント値 "2000" を基準フルカウント値とし て、基準フルカウント値の2倍のフルカウント値 が必要な場合にはスイッチ(BWgo)(BWgo) に代って (BWm)(BWm) を選択することによって、第1のクロ ック信号(CK1)の一周期当り第2のクロック信号 (CK) が第6図(b)のようにスイッチ(BWie) の場合に 此べて2倍となり、かつ基準電圧積分期間(ta)に おいて、カウンタ部後段にはカウンタ部前段が第 2のクロック信号(CK1) (蘇る図(b))を 2000 パル ス計数する度にクロック信号が入力され、カウン タ部前段の計数値が"4000"に建すると基準電圧

(11)

よってフルスケール値を変更するように構成したため、カウンタ部を一系列しか必要とせず、またカウンタ部の内容をラッチするタイミングは積分器(2) 出力がゼロクロスした直後の第1のクロック信号(CK1) のタイミングで行うため、フルスケール値を変更してもその分解能は変化するものでない。

横分期間を終了する。また、基準フルカウント値 の5倍のフルカウント値が必要な場合には、第1、 第2数定部四四のスイッチ(BWso)(BWso)を選択する ととによって、基準電圧積分期間(な)において、 第1のクロック信号(CEL)の一周期当り5つのパ ルスを有する第2のクロック信号(CK_)[第6図(C)] がカウンタ部前段に入力され、カウンタ部前段の 1Jの位の 10 進カウンタ側の内容が 5 およびオ ーパフローしたととをそれぞれ出力端子(A)(B)(C)と 出力端子(0)とから検出し、5000 パルス計数する 度にカウンタ部後段にクロックが入力され、計数 値が"10000"に達すると基準電圧積分期間を終了 する。基準電圧積分開始から積分器出力がゼロク ロスするまでの時間(Ts) が同じであるにもかかわ らす、第1のクロック信号(CKI)の一周期当りの 第2のクロック信号(CKg)の数をフルスケール値 に比例して n 〔但しn は正の整数〕倍にし、かつ基 準電圧積分期間(た)の終了を検出するカウンタ部 前段の設定値を基準フルスケール値の1倍に変更 してカウンタ部後段をカウントアップすることに

12

る第2のクロック信号数に比例したフルカウント 値を計数した時に前記カウンタ部をリセットする ように構成したため、基準電圧および基準電圧積 分期間が同じであるにもかかわらず、容易にフル カウント値を変更することができ、また2系列以 上の多系列のカウンタを必要としない極めて簡潔 な回路構成をとることができる。

4. 図面の簡単な説明


第1図は従来の二重積分型アナログ・デジタル 変換器の構成図、第2図は積分器出力波形図、第 3図第4図は本発明による二重積分型アナログ・ デジタル変換器の構成図、第5図~第8図は要部 波形図を示す。

(2) … 積分器、(3) … コンパレータ、(6) … 入力未知電圧印加端子、(6) … 基準電圧発生部、(7) ~(10) … カウンタ部前段を構成するカウンタ、(2) … 第1の設定部、(3) … カウンタ部後段を構成するカウンタ、(7) … 単安定マルチパイプレータ、(8) … 第1の発振器、(2) … 第2の設定部、(3) ~(3) … デコーダ・ドライバ、(3) … ラッチ回路、(3) … デコーダ・ドライバ、

(I) ~ (4) …表示器、(CE₁) …第1のタロック信号、(CE₂) …第2のクロック信号、(LT) …ラッチ信号、(CE₁) …タリア信号、(MSB) …カウンタ部の最上位桁信号

38 W

代理人 秦 本 義 弘



第3図

